TWEETS de petit jo
Visiteurs:52597 (6:aujourd'hui, 983:ce mois, 3791:cette année).Dernière visite:29/04/2024
> Accueil>Tweets
ou
Catégorie:La fameuse RAM
-petit jo: Ca rame!
Tous[nb=393]
Inventions[nb=4]
Le saviez-vous?[nb=24]Le politiquement correct[nb=25]A vos ordres mon adjudant![nb=1]Y-avez-vous déja songé?[nb=4]Blagues à 'symbales'[nb=4]
Lettre à M...r Mélenchon[nb=3]Problèmes d'écologie[nb=3]
Pour le PC[nb=8]Electroniquement Votres![nb=3]La fameuse RAM[nb=13]Les microcontroleurs PIC[nb=2]Le bit Juju(pour un double)[nb=8]
ASCII en assembleur[nb=7]L'USB[nb=4]Les entêtes des fichiers[nb=11]Les piles,les listes et le tas en assembleur[nb=3]Arduino[nb=1]
Les 'ateliers' du microprocesseur[nb=2]
Microsoft OS[nb=19]Cours magistral[nb=2]OS du futur![nb=12]
Langages[nb=32]Assembleur[nb=76]En PHP[nb=14]Expressions régulières[nb=5]Les tableaux[nb=4]
La chaine[nb=9]Et pour Windev...![nb=10]
Restos du coeur[nb=6]Autres[nb=1]
SQL[nb=6]La BDD(Base De Données)[nb=4]
Pour le W3C[nb=38]Internet[nb=5]ipv6[nb=9]http[nb=5]
Le clavier[nb=6]

26/06/2021:



Tout le monde sait que la RAM rame, malgré les progrès. Et tout le monde sait aussi qu'elle est coûteuse malgré la généralisation, mais pour la RAM vidéo on ne devrait pas pouvoir la lire!
Cela en conception serait plus facile pour augmenter la définition de l'écran et on pourrait échanger plus vite puisque qu'on ne la lit pas. C'était le discours de mon professeur de physique!
Voir d'après tweet
Voir le fil de discussion en entier

J'aime  Commenter

07/09/2021:



C'est vrai pour les échanges entre le microprocesseur et la RAM il y a véritablement un goulet d'étranglement, car on s'adresse qu'à une seule case!
Ce serait bien de pouvoir communiquer une adresse de début,le clock suivant l'adresse de fin et enfin la donnée à écrire dans la RAM. La RAM réalisant en une clock tout les octets continus
Voir d'après tweet
Voir le fil de discussion en entier

J'aime  Commenter

07/09/2021:



De même,la RAM pourrait donner une broche en retour d'une adresse de début ,puis d'une adresse de fin,puis 8 octets en valeur pour savoir si une case contient cette valeur et ceci en un top!

Voir d'après tweet
Voir le fil de discussion en entier

J'aime  Commenter
 

17/11/2021:



Vous l'aurez deviné, il y a une sorte de microprocesseur ultra-rapide pour réaliser ces opérations là! On ne va pas faire de la logique combinatoire pour réaliser cela,ce serait trop gourmand!
L'idée est que l'on réalise beaucoup d'opérations à l'intérieur de la puce de la RAM(1000 fois plus vite!)et réaliser les échanges externes au minima.
Voir d'après tweet
Voir le fil de discussion en entier

J'aime  Commenter

17/11/2021:



Je crois que les RAM d'un octet c'est fini! On devrait avoir des RAM de 8 octets(et oui! on est en 64 bits! Pourquoi?-Parce ce que on pourrait lire les pointeurs en une seule opération!)
Mais alors pour les nostalgiques et les radins en mémoire? et bien lisez la suite!

-petit jo: Il faudrait qu'on trouve (comme octet=8bits) un mot pour 64bits(octo=64bits?). Cela m'éviterait de préciser à chaque fois!

Voir d'après tweet
Voir le fil de discussion en entier

J'aime  Commenter

11/02/2022:



XCHG reg,reg sert très peu ,mais XCHG eax,(hl) peut faire gagner par deux le temps de l'instruction ! Pendant le RD et le WR le bus des adresses est maintenu,pas besoin de refaire le début du cycle
En effet,une fois le bus de l'adresse placé,il y a plus qu'a faire en 2 clock l'échange (sinon l'adresse haute et basse peut être sur plusieurs clock)

-petit jo: C'est mieux que d'utiliser un rd puis un wr (oui, on lit la RAM d'abord et on écrit à la même adresse juste après). Il y a le 3e registre dans le microprocesseur qui est plus rapide que la RAM

Voir le fil de discussion en entier

J'aime  Commenter
 

13/06/2022:



Important, je voudrais revenir sur le tweet précédent! Il faut éviter le plus possible de décomposer un accès à la RAM en plusieurs clocks! (A cause de la latence bidouillée entre les circuits)
Pour le 64ko c'était 'facile' ! Il faut faire la même chose avec les 64 bits (je ne pense pas que l'on ira plus loin!) . cela fait 128 pattes quand c'est complet !

-petit jo: Accès série pour les disques durs(io en général, avec un circuit tampon qui fournit ensuite la donnée série en RAM), mais accès parallèle pour la RAM en moins de clocks possibles!

Voir d'après tweet
Voir le fil de discussion en entier

J'aime  Commenter

21/10/2022:



Si chaque puce RAM comportait un mini processeur (ultra rapide), on pourrait gagner quelques clock,et pas pour seulement des blocks mais aussi des paquets de block de RAM
Voir détails, pour quelques réalisations
Voir d'après tweet
Voir le fil de discussion en entier

J'aime  Commenter

21/10/2022:



Toujours si il y a un microprocesseur dans chaque puce RAM, On pourrait faire des DMA entre barettes de RAM (cela n'empèche pas)
comme on fait avec le disque dur et la mémoire, on pourrait le faire aussi entre deux RAM (entre barettes)!

-petit jo: Le microprocesseur n'intervient pas et on pourrait même dire(c'est poussé à l'extrême) quand il y a plus de 2 barettes, laisser le microprocesseur continuer sur la 3e barette!

Voir d'après tweet
Voir le fil de discussion en entier

J'aime  Commenter
 

23/01/2023:



Que l'on soit en 32 bits ou en 64 bits, la largeur d'une donnée c'est l'octet: pas seulement pour une raison de compatibilité, mais aussi pour économiser les bits !
Mais alors pourquoi 64bits? C'est vrai les RAMs chargent par blocs de 8octets(et vont en mémoire cache pour être utiliser selon les besoins). Ce sont les registres qui ont une capacité de 8 octets

-petit jo: Car par exemple un caractère ASCII c'est sur 8 bits,et faire un calcul sur un octet est plus rapide que sur 8 octets(moins de portes logiques à traverser) .Aussi pour avoir des programmes byte code!

J'aime  Commenter

21/03/2023:



Le microprocesseur de la puce RAM doit juste avoir fini avant que l'opération (qui doit restée assez simple) avant que l'échange de l'instructon suivante ne se présente!
Et si l'instruction demande plus de temps, il faut qu'il puisse exécuter toujours une lecture ou écriture RD/WR dans sa RAM qui est toujours prioritaire!
Voir d'après tweet
Voir le fil de discussion en entier

J'aime  Commenter
 

28/03/2023:



On devrait pouvoir faire un flush memoire-cache avec une instruction assembleur, quand on veut!
Après une tâche qui a monopoliser la mémoire-cache, par exemple!

-petit jo: Pour restituer en RAM son contenu,pour y faire une sauvegarde quand on quitte le PG

J'aime  Commenter
 

09/08/2023:



On a de la RAM à gogo, maintenant! Je suis comme vous, il faut l'utiliser (la remplir) au maximum lors d'une session
Les fichiers qui sont en lecture (les executables en font partie) doivent rester en RAM le plus longtemps possible! Car généralement ils sont demandés à nouveau dans les minutes suivantes!

J'aime  Commenter
 
Catégorie:La fameuse RAM
-petit jo: Ca rame!
Tous[nb=393]
Inventions[nb=4]
Le saviez-vous?[nb=24]Le politiquement correct[nb=25]A vos ordres mon adjudant![nb=1]Y-avez-vous déja songé?[nb=4]Blagues à 'symbales'[nb=4]
Lettre à M...r Mélenchon[nb=3]Problèmes d'écologie[nb=3]
Pour le PC[nb=8]Electroniquement Votres![nb=3]La fameuse RAM[nb=13]Les microcontroleurs PIC[nb=2]Le bit Juju(pour un double)[nb=8]
ASCII en assembleur[nb=7]L'USB[nb=4]Les entêtes des fichiers[nb=11]Les piles,les listes et le tas en assembleur[nb=3]Arduino[nb=1]
Les 'ateliers' du microprocesseur[nb=2]
Microsoft OS[nb=19]Cours magistral[nb=2]OS du futur![nb=12]
Langages[nb=32]Assembleur[nb=76]En PHP[nb=14]Expressions régulières[nb=5]Les tableaux[nb=4]
La chaine[nb=9]Et pour Windev...![nb=10]
Restos du coeur[nb=6]Autres[nb=1]
SQL[nb=6]La BDD(Base De Données)[nb=4]
Pour le W3C[nb=38]Internet[nb=5]ipv6[nb=9]http[nb=5]
Le clavier[nb=6]
Tweets[102] sur:Medjugorje