Visiteurs:52597 (6:aujourd'hui, 983:ce mois, 3791:cette année).Dernière visite:29/04/2024 |
|
26/06/2021: |
Tout le monde sait que la RAM rame, malgré les progrès. Et tout le monde sait aussi qu'elle est coûteuse malgré la généralisation, mais pour la RAM vidéo on ne devrait pas pouvoir la lire! |
|
07/09/2021: |
C'est vrai pour les échanges entre le microprocesseur et la RAM il y a véritablement un goulet d'étranglement, car on s'adresse qu'à une seule case! |
|
07/09/2021: |
De même,la RAM pourrait donner une broche en retour d'une adresse de début ,puis d'une adresse de fin,puis 8 octets en valeur pour savoir si une case contient cette valeur et ceci en un top! |
|
17/11/2021: |
Vous l'aurez deviné, il y a une sorte de microprocesseur ultra-rapide pour réaliser ces opérations là! On ne va pas faire de la logique combinatoire pour réaliser cela,ce serait trop gourmand! |
|
17/11/2021: |
Je crois que les RAM d'un octet c'est fini! On devrait avoir des RAM de 8 octets(et oui! on est en 64 bits! Pourquoi?-Parce ce que on pourrait lire les pointeurs en une seule opération!) -petit jo: Il faudrait qu'on trouve (comme octet=8bits) un mot pour 64bits(octo=64bits?). Cela m'éviterait de préciser à chaque fois! Voir d'après tweet Voir le fil de discussion en entier J'aime Commenter |
|
11/02/2022: |
XCHG reg,reg sert très peu ,mais XCHG eax,(hl) peut faire gagner par deux le temps de l'instruction ! Pendant le RD et le WR le bus des adresses est maintenu,pas besoin de refaire le début du cycle -petit jo: C'est mieux que d'utiliser un rd puis un wr (oui, on lit la RAM d'abord et on écrit à la même adresse juste après). Il y a le 3e registre dans le microprocesseur qui est plus rapide que la RAM Voir le fil de discussion en entier J'aime Commenter |
|
13/06/2022: |
Important, je voudrais revenir sur le tweet précédent! Il faut éviter le plus possible de décomposer un accès à la RAM en plusieurs clocks! (A cause de la latence bidouillée entre les circuits) -petit jo: Accès série pour les disques durs(io en général, avec un circuit tampon qui fournit ensuite la donnée série en RAM), mais accès parallèle pour la RAM en moins de clocks possibles! Voir d'après tweet Voir le fil de discussion en entier J'aime Commenter |
|
21/10/2022: |
Si chaque puce RAM comportait un mini processeur (ultra rapide), on pourrait gagner quelques clock,et pas pour seulement des blocks mais aussi des paquets de block de RAM |
|
21/10/2022: |
Toujours si il y a un microprocesseur dans chaque puce RAM, On pourrait faire des DMA entre barettes de RAM (cela n'empèche pas) -petit jo: Le microprocesseur n'intervient pas et on pourrait même dire(c'est poussé à l'extrême) quand il y a plus de 2 barettes, laisser le microprocesseur continuer sur la 3e barette! Voir d'après tweet Voir le fil de discussion en entier J'aime Commenter |
|
23/01/2023: |
Que l'on soit en 32 bits ou en 64 bits, la largeur d'une donnée c'est l'octet: pas seulement pour une raison de compatibilité, mais aussi pour économiser les bits ! -petit jo: Car par exemple un caractère ASCII c'est sur 8 bits,et faire un calcul sur un octet est plus rapide que sur 8 octets(moins de portes logiques à traverser) .Aussi pour avoir des programmes byte code!
J'aime
Commenter
|
|
21/03/2023: |
Le microprocesseur de la puce RAM doit juste avoir fini avant que l'opération (qui doit restée assez simple) avant que l'échange de l'instructon suivante ne se présente! |
|
28/03/2023: |
On devrait pouvoir faire un flush memoire-cache avec une instruction assembleur, quand on veut! -petit jo: Pour restituer en RAM son contenu,pour y faire une sauvegarde quand on quitte le PG
J'aime
Commenter
|
|
09/08/2023: |
On a de la RAM à gogo, maintenant! Je suis comme vous, il faut l'utiliser (la remplir) au maximum lors d'une session |