Visiteurs:52990 (6:aujourd'hui, 347:ce mois, 4184:cette année).Dernière visite:14/05/2024 |
|
La fameuse RAM -petit jo: Ca rame! 11/02/2022: |
XCHG reg,reg sert très peu ,mais XCHG eax,(hl) peut faire gagner par deux le temps de l'instruction ! Pendant le RD et le WR le bus des adresses est maintenu,pas besoin de refaire le début du cycle -petit jo: C'est mieux que d'utiliser un rd puis un wr (oui, on lit la RAM d'abord et on écrit à la même adresse juste après). Il y a le 3e registre dans le microprocesseur qui est plus rapide que la RAM J'aime Commenter |
|
|
La fameuse RAM -petit jo: Ca rame! 13/06/2022: |
Important, je voudrais revenir sur le tweet précédent! Il faut éviter le plus possible de décomposer un accès à la RAM en plusieurs clocks! (A cause de la latence bidouillée entre les circuits) -petit jo: Accès série pour les disques durs(io en général, avec un circuit tampon qui fournit ensuite la donnée série en RAM), mais accès parallèle pour la RAM en moins de clocks possibles! J'aime Commenter |
|