29/06/2023:

L'instruction test AL,3 est incomplète et se décline en deux instructions test1 AL,3 et test0 AL,8 . (test1 pour tester les bits à 1 et test0 pour tester les bits à 0)
Si on accepte les registres d'appoint r2-r127, alors on peut faire les deux tests en même temps et sur 64 bits: test RAX,r3,r4 par exemple!

12/07/2023:

En réalité, c'est RAX (pour 64 bits) qui détient toutes les combinaisons (on utilise la notation à point, avec un indice suivant les cas)! Bien sûr, l'indice peut etre,un registre 'un octet'
il y a RAX,RAX.AL[0](c'est AL),RAX.AL[1],RAX.AL[2],RAX.AL[3],RAX.AL[4],RAX.AL[5],RAX.AL[6],RAX.AL[7],RAX.AX[0](c'est AX),RAX.AX[1],RAX.AX[2],RAX.AX[3],RAX.EAX[0](c'est EAX),RAX.EAX[1]

08/08/2023:

On peut aller plus loin mais dans l'autre sens, en dessous de l'octet pour RAX,RBX,RCX,RDX. C'est surtout intéressant pour les (ld RAX.2bit[0],RBX.2bit[4]) portion d'octo!
Il y a par exemple:RAX.1bit[0] à RAX.1bit[63], RAX.2bit[0] à RAX.2bit[31], RAX.4bit[0] à RAX.4bit[15] .RAX.1bit[BL], RAX.2bit[CL], RAX.4bit[DL] (par exemple)pour l'adressage indirect!

04/10/2023:

Petite récréation! Vous savez sur Amstrad CPC, un caractère c'est 8 octets (je sais sur PC cela ne marche pas en mode texte car c'est 8*10)! Super on est en 64bits, Oui, où veux-tu en venir?
Et bien, on aurait pu construire en hardware sur l'accumulateur EAX, une (instruction)rotation à gauche,une à droite et une symétrie verticale et horizontale aussi, en une clock en deux octets maxi

07/10/2023:

Rien n'a été prévu,(instruction assembleur) pour tester les indices d'un tableau (ou alors cela rallonge sérieusement le code des programmes. Dire qu'il y a les pros C++ qui s'en passent)!
Tout comme pour la division par zéro, on peut utiliser la même interruption si c'est pas prévue, mélangée avec un mini op-code qui fait tout. Pour java,c'est un mini byte-code ;^)
Voir le fil de discussion en entier 

09/10/2023:

Et pour nous (les langages interprétés) qui sommes non-puristes, nous savons qu'un indice peut être négatif(-1 vaut tmaxi par exemple),il faut aussi tester sans que cela prenne de la place!
Hé bien! C'est la même instruction (même format, avec un bit dans l'op-code qui change)! L'indice à une limite aussi quand il est négatif
Voir d'après tweet Voir le fil de discussion en entier 

09/10/2023:

Il faut que je vous parle de l'instruction (qui va ad-hoc!.. c'est comme ça qu'on dit?) qui permet de passer un nombre négatif en nombre positif! Evidemment, s'il est positif rien ne bouge!
Attention, ce n'est pas ABS appliqué aux entiers, mais maintenant vous voyez tous, pour ceux qui sont convaincus, que pour le traitement, l'indice doit être re-cadrer avant de s'en servir!

01/12/2023:

Oui, Mr Bertin,(s'il y en a qui sont interessés) je n'oublie pas les 'symétries impaires' ,et il en a deux! Une à gauche (\ ) et une à droite (/ ), Mr Bertin

01/12/2023:

Et j'ai pas fini! On ne sait jamais! pour une matrice de 8*8 bits, on peut déduire en réalité si on veut aller progressivement par pas de 1 rangée, 8 instructions pour sym_h et 8 pour sym_v
exemple: sym_v rax,1 :déplacer de 1 bit vers la droite(on peut décliner le 1 jusqu'à 8, ou pour être plus exact entre 0-7) .c'est un scroll on retrouve la ligne qui déborde à gauche!

17/02/2024:

Tout le monde connait, la fonction reverse appliquée aux chaines. Je propose l'instruction reverse appliquée au registre de l'accumulateur (al, ah, ax, eax, rax)
En réalité, on peut améliorer cette instruction, en faisant reverse par groupe de bits(qui ne bougeront pas). Par exemple: reverse al,2 =>[a1,a0][a3,a2][a5,a4][a7,a6]

17/02/2024:

On a oublié un drapeau pour le registre de flag, peut-être par manque de place! C'est le drapeau de parité, =un quand même nombre de 'un' dans al(surtout al),ah,ax,eax et rax
Ce n'est pas dur de le créer électroniquement(Ce sont des XOR entre tout les bits du registre!puis inversion du bit résultat pour obtenir le bit de parité:=1 quand pair)

18/02/2024:

Il y a un jeu d'instructions (le même) pour mettre à 'un' un bit d'un registre ou mettre à 'zero' un bit d'un registre. Je suis d'accord, on garde tout ça!
Mais vous avez oublier le complémentaire (mettre le complément du bit, sur le bit d'un registre)(avec le même jeu d'instructions!)

18/02/2024:

Tout le monde connait CMP ax,bx pour comparer deux registres(suivi d'un test généralement)
Et bien, pourquoi ne pas appliquer pour comparer un même bit sur deux registres: bit.cmp ax,bx,3 //4e bit a partir de la droite

04/03/2024:

Intel pourrait mettre les caractéristiques du microprocesseur sur quelques instructions assembleurs: cpuid 5 (le registre rax est implicite! 5e étant la donnée <255 du tableau)
Ce sont juste des portes logiques gravées dans le silicium! je rassure il n'y a pas de eeprom dans le microprocessseur! Ces instructions même si elles ont un numéro, sont cablées

22/04/2024:

Avec Zilog, il y avait les 'registres de travail' AX,BX,CX,DX .. et AX',BX',CX',DX' (dans les années 80, on avait assez des principaux, je croyais) et aujourd'hui AX'',BX'',CX'',DX''
(pas pour les registres r0 à r127)

23/04/2024:

Les premières instructions pour INTEL étaient CISC (en particulier, certaines s'adressaient à tous les registres et c'est vrai, c'était pas faux! Il faut continuer comme cela)
La plupart de mes évolutions si vous les voulez, s'adressent plutôt à l'ACC, c'est vrai

14/05/2024:

Certains langages compilés (comme C, C++, Delphi) renvoient l'adresse dans la RAM où cela à planter! Bonjour, après pour savoir dans le code source où se trouve l'erreur!
Nous pourrions pour chaque début de bloc function (avoir une instruction assembleur+ un registre num_ligne),faire un reset sur le registre, et incrémenter par une instruction, à chaque ligne texte

15/05/2024:

Bien, que pas très utile, je le met quand même: le résultat est dans CL qui peut après servir de boucle. Le troisième paramètre pour dire si c'est des 'zéro' ou des 'un'
count CL,EAX,1 (nombre de 1 dans EAX). count CL,EBX,0 (nombre de 0 dans EBX). count CL,BX,1 (nombre de 1 dans BX). count CL,DL,0 (nombre de 0 dans DL)