Assembleur

21/03/2023:

Qui dit 2 piles SP et SU, dit deux mémoires caches independants (SP ne change pas, mais SU est plus spécialisé et ne sert que de pile)
En spécialisant la pile SU(comme tampon), on gagne en nombre de transistors pour y mettre plus de données! On économise ainsi son adresse! n+1 relié qu'à n !

Assembleur

21/03/2023:

Pour une 'pile cache' donnée on utilise un système avec hysteris
Ce qui veut dire, quand cellle-ci est pleine au niveau des débuts et fins des buffers, on ne soit pas trop pénalisé au niveau des perfomances!

Assembleur

21/03/2023:

Pour le cache de SU, le programme n'a pas la main dessus, tout se fait automatiquement! SU contient la valeur de l'adresse pointée en RAM, pas dans le cache (16 bits,pour 64 Ko)
Peu importe, le taille du cache et les valeurs des hystéresis,contenant les adresses du cache. Même chose quand on vide ou remplit le tampon du cache pile!